Здравствуйте!
Для нашей задачи необходимо циклически выполнять АЦП сигнала на 2-х каналах по логическому импульсу и дополнительно "привязать" каждые 256 отсчетов к еще одному логическому сигналу "начало пакета". Пытались запускать цифровую покадровую синхронизацию и дополнительно в биосе вставить опрос сигнала "начала"(его длительность - 16 мкс) и обнуление по его отрицательному уровню "хвоста" FIFO. Вставлен в файле L783.dsp после метки MainLoop опрос цифрового порта:
AR=IO(TTL_IN);
AF=TSTBIT 0 OF AR;
IF NE JUMP mm
I2=I3;
M3=0x1;

mm:....
Т.е., если я правильно понимаю, все время, пока этот сигнал в 0, FIFO начинается сначала( в это время и потом еще 2 мкс импульсы на входе цифровой синхронизации АЦП отсутствуют). В результате синхронизация выполняется, но при измерении сигнала одного вида получаем сдвиг до 2 кадров, выполняется от 0 до 2 "лишних" АЦП. Помогите разобраться, что сделано некорректно!
Необходимо отметить, что измеряемый сигнал - имульсы длительностью 2 мкс частотой 250кГц, по 2-м каналам, пакеты по 128 импульсов, частота импульса синхронизации также 250кГц,длительность 1мкс; привязан к середине импульса сигнала. Скорость работы АЦП 3МГц, но при уменьшении до 1МГц ситуация не изменяется. Корректно ли вообще будет работать плата при в таких условиях в режиме покадровой синхронизации?