Форум: Техническая поддержка

Здравствуйте!

Я правильно понимаю, что сформированные в штатной прошивке данные после выполнения функции sport_tx_start_req появятся на выходах ЦАП/DOUT только через 10 мкс ? ( обсуждение в https://www.lcard.ru/forums/viewtopic.p … 198#p56198 )

Можно ли сократить это время?

Здравствуйте. В данном случае, "10 мкс" - это была приблизительная оценка для синхронного вывода, исходя из необходимости держать выходной буфер ЦАП/DOUT непустым. Для асинхронного вывода на фоне пустого буфера ЦАП/DOUT эта задержка буферизации будет, возможно, меньше. Эти режимы мы могли бы просимулировать и дополнить руководство пользователя количественными данными задержек вывода ADSP для разных случаев состояния выходного буфера и частоты вывода.
Но из Вашего обращения пока не ясна решаемая задача, где были бы важны данные количественные характеристики. Также остальные техтребования этой задачи пока не оценены техподдержкой на соответствие возможностям L-502/E-502.
Спасибо, что читаете наш форум техподдержки.

Спасибо за ответ!
Задача состоит примерно в том, чтобы принимать входной сигнал на один из каналов АЦП, а затем, умножив его на коэффициент, выдавать через ЦАП1 и ЦАП2
Хочется сделать задержку между входом и выходом минимальной, но пока она составляет 20-24 мкс (прерывание раз в 10 мкс, входная частота 500 kHz, выход - 1 MHz).

Для потоковой (конвейерной) архитектуры L-502 это очень неплохое время. Ведь, АЦП и ЦАП не подключены непосредственно к портам ADSP. В штатной логике CPLD и FPGA не видно возможностей уменьшения задержки ввода-вывода. По поводу возможностей оптимизации программной задержки ADSP - подождите ответа нашего программиста, но в ситуации, когда эта программная задержка составляет единицы мкс, я думаю, что тут оптимизировать уже почти нечего.